если я правильно понял то имея ибис модель ноги чипа и все паразитные параметры до ближайшего капа мы строим форму сигнала питания при резкой импульсной нагрузке
НО, в pdn анализе, вы задаете некую vrm модель(как правило она очень простая и не отражает поведения реального импульсника), которая обеспечивает target impedance на низких частотах.
Исходя из того, что в pdn сделано такое допущение для vrm, желательно отдельно его потестить на реакцию step load, но уже в тулах где можно слелать более адекватную модель
НО, допустим там где токи ядра, нуууу 10А(а то и выше) примерно, можно применять уже высокоинтенрированные решения, уже с индуктивностью и обр. связью на чипе.