первое. максимально снизить пролезание пульсаций от дцдц к ацп по плате. просто я уже пару лет этой темой не занимался и думал что отстал от прогресса. но пока что поиски показывают, что с 2018 года ничего лучше high psrr ldo человечество не придумало
>просто я уже пару лет этой темой не занимался и думал что отстал от прогресса.
физика не стареет, так что тут особо не дёрнешься от того, что в общем виде описывает Ярослав в своем сообщении
В апноутах видел такой вариант: low-noise dc/dc частотой повыше и в экране -> фильтр -> ldo с низкими шумами -> умножитель ёмкости - > питание ацп и опорника, каждое со своим фильтром.
Не, ну есть следующий шаг конечно, так сказать thinking out of the box: иметь буферный аккум на линии питания и в процессе измерений отключать вход от dcdc. Тогда исчезает гадящий источник и psrr уходит на второй план, но остается внутренние шумы LDO (которые таки не нулевые), ну и самое веселое — pdn