V
Мне надо был 1 кГц датчик опрашивать.
Size: a a a
2020 November 03
V
Там на низкой скорости 2 слова. Но 1 кГц.
IF
получал прерывание от SPI
возвращал CS обратно
смотри мой скриншот выше - хуй там плавал 30микросекунд
причем задержка зависит от количества байт
возвращал CS обратно
смотри мой скриншот выше - хуй там плавал 30микросекунд
причем задержка зависит от количества байт
V
получал прерывание от SPI
возвращал CS обратно
смотри мой скриншот выше - хуй там плавал 30микросекунд
причем задержка зависит от количества байт
возвращал CS обратно
смотри мой скриншот выше - хуй там плавал 30микросекунд
причем задержка зависит от количества байт
Вот на этот счет может прерывание ни с тем приоритетом или серия поддельная?
IF
у тебя реал работали одновременно прерывания по SPI и прерывания дма каналов SPI ?
V
у тебя реал работали одновременно прерывания по SPI и прерывания дма каналов SPI ?
Да. В скором времени будет еще 1 проект на F030. Там уже заложили обновление экрана 32 на 64 по SPI.
V
Там планирую те же штуки.
V
Но вот завести автоматический CS не смог.
V
Но вот завести автоматический CS не смог.
Аппаратный.
IF
Вот на этот счет может прерывание ни с тем приоритетом или серия поддельная?
у меня есть еще прерываания, но все с другой частотой, я бы заметил дребезг
на счет поддельности ХЗ, pcbway их ставил, все может быть)
правда CPUID уникальные
на счет поддельности ХЗ, pcbway их ставил, все может быть)
правда CPUID уникальные
RS
по отправке придет раньше чем по приему, у меня частота spi 12M а частота ядра 48M но при этом я как на картинке выше ловлю прерывания DMA канала все равно через дохулиард времени
ну, прерывание по DMA TX ты получишь за 2 байта. Один байт сдвиговый а второй байт регистра хранения.
V
ну, прерывание по DMA TX ты получишь за 2 байта. Один байт сдвиговый а второй байт регистра хранения.
Это по логике.
RS
прерывание по DMA RX получаешь при перекладке n байт, в этот момент гарантировано закончена передача по SPI
RS
если не юзать FIFO
V
Я кстати FIFO вроде не выключал.
IF
если не юзать FIFO
Я так понимаю , если посылки 8битные то fifo не используется?
V
Я так понимаю , если посылки 8битные то fifo не используется?
Вроде тогда FIFO дает тебе 4 посылки накопить.
V
RM надо перечитать.
RS
Я так понимаю , если посылки 8битные то fifo не используется?
FIFO DMA используется в режиме M2M
RS
а у SPI FIFIO нет