IF
или проще не ебать мозги а на меззонин поставить обычные pcie X1 коннекторы?
Size: a a a
2020 March 25
A
или проще не ебать мозги а на меззонин поставить обычные pcie X1 коннекторы?
Если есть возможность то почемубы и да
KN
у меня компактная плис из-за этого вышло, что NOR висит на том же банке, что и ддр
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
VK
у меня компактная плис из-за этого вышло, что NOR висит на том же банке, что и ддр
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
Преобразователь уровней это вроде б единственный способ чтобы заставить что-то работать
A
у меня компактная плис из-за этого вышло, что NOR висит на том же банке, что и ддр
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
Но NOR 3.3В, а ддр 1.35В
Нормально ли ставить транслятор уровней? Как по мне это дикий костыль
мне кажется NOR должны быть на низкие напряжения
A
А нет. На 1.35В нету... На 1,65В самыйминимум
KN
мне кажется NOR должны быть на низкие напряжения
ага, плюс должны быть -40
И
А транслятор на 100+ МГц вывезет?
KN
А транслятор на 100+ МГц вывезет?
KN
Я вот этот присмотрел
И
А ddr у тебя меньше 500 МГц?
KN
А ddr у тебя меньше 500 МГц?
лол ты хочешь повесить транслятор на ддр?
KN
933MHz
GZ
Ersa FMKANC32 если такой есть. Профи видел последний раз в 00-х, думал они мертвы
EFD-6-412-A. Ersa FMKANC32 -- спасибо, придется выбирать...
KN
Какая там комбинация чтоб открыть список пинов когда делаешь либу в схематик?
И
лол ты хочешь повесить транслятор на ддр?
Так я понял ты дату памяти и флеша имеешь на одних ногах, то есть у тебя параллельная шина через них идёт, а это 1/2 от частоты памяти
KN
нет, на одном банке у которого уровень IO подстроен под ддр
KN
потому что ддр почти весь его занимает
V
Доброго времени суток. Нужна помощь. Бьюсь уже почти неделю с проблемой и не знаю даже в какую сторону копать.
Вообщем начал осваивать Altium Designer 20.0.13 (Build 296). Создал в Altium Designer схему, создал плату с компонентами, развел ее, а потом когда стал просматривать модель печатной платы в 3D виде обнаружил следующее две проблемы.
1: Слои печатной платы расположены следующим образом: нижний слой шелкографии, нижний слой маски, нижний слой меди, диэлектрик, верхний слой маски, верхний слой шелкографии и на самом верху верхний слой меди. Т.е. под верхним слоем меди находиться все остальные слои что не корректно! И это только в 3D виде. И как это восстановить так что бы было правильно я не знаю. Всю голову переломал. Все это я показал на рисунке "1", там хорошо видно что маска и шелкография под медью. Может быть на самом деле все и правильно и не правильно только при отображении печатной платы в 3D или где то какую либо галочку случайно поставил? Вообщем как это исправить я не знаю, хотя при просмотре слоев в "Lauer Stack Manager" все слои идут друг за дружкой в правильном порядке!
2: Вторая проблема заключается в том что между диэлектриком и нижнем слоем меди, маски, шелкографии пустое пространство. Файл картинки "2". Помню что в "Lauer Stack Manager" я увеличивал толщину диэлектрика печатной платы и видимо в 3D просмотре это не корректно отобразилось или нужно каким либо образом сделать так что бы Altium Designer "перерисовал" печатную плату. А вот как это сделать что бы все было корректно я опять таки не знаю.
Народ откликнитесь, если кто знает в чем у меня проблемы! Не пинайте если что то сделал не так. Просто идти со своей проблемой некуда.
Вообщем начал осваивать Altium Designer 20.0.13 (Build 296). Создал в Altium Designer схему, создал плату с компонентами, развел ее, а потом когда стал просматривать модель печатной платы в 3D виде обнаружил следующее две проблемы.
1: Слои печатной платы расположены следующим образом: нижний слой шелкографии, нижний слой маски, нижний слой меди, диэлектрик, верхний слой маски, верхний слой шелкографии и на самом верху верхний слой меди. Т.е. под верхним слоем меди находиться все остальные слои что не корректно! И это только в 3D виде. И как это восстановить так что бы было правильно я не знаю. Всю голову переломал. Все это я показал на рисунке "1", там хорошо видно что маска и шелкография под медью. Может быть на самом деле все и правильно и не правильно только при отображении печатной платы в 3D или где то какую либо галочку случайно поставил? Вообщем как это исправить я не знаю, хотя при просмотре слоев в "Lauer Stack Manager" все слои идут друг за дружкой в правильном порядке!
2: Вторая проблема заключается в том что между диэлектриком и нижнем слоем меди, маски, шелкографии пустое пространство. Файл картинки "2". Помню что в "Lauer Stack Manager" я увеличивал толщину диэлектрика печатной платы и видимо в 3D просмотре это не корректно отобразилось или нужно каким либо образом сделать так что бы Altium Designer "перерисовал" печатную плату. А вот как это сделать что бы все было корректно я опять таки не знаю.
Народ откликнитесь, если кто знает в чем у меня проблемы! Не пинайте если что то сделал не так. Просто идти со своей проблемой некуда.
V
Вот две картинки