Так чего вы ко мне? Если интересно, так свяжитесь с ними и пообщайтесь. Если нет - чего людей "за глаза" ругать? То, что я написал - чистое IMHO.

потому что вы свитч на dpdk защищаете в частности и компании в целом

зачем мне с ними общаться? какой в этом профит для меня?

А шо, свитч на DPDK стал харам? Мож там SDN какой, простигоспади

да пусть даже sdn, но сколько портов ты через dpdk на linerate прокачаешь? два?

Каждый волен заблуждаться в меру своих способностей. А контора, опять же IMHO, нормальная.

ну как сказать, как сказать. когда в таких достаточно постых вещах заблуждаются то это уже не заблуждение а потрата денег. а уж кого -- это дело десятое, государства или инвесторов.

Ну а если их всего три/четыре и надо? Стоят три линии связи, попа-в-попу. Из этого собирается "облако" передачи данных. А "контроллер" ими дирижирует, куда чего заправлять, чтобы нагрузку сбалансировать? Но это я уже фантазировать начинаю.

уже с 4 будут проблемы.

да и 3 -- тоже, это 60гбит/с line rate

Вполне допускаю, что вы правы, но в открытых источниках таких "опытов" не видел. С двумя интерфейсами они, вроде, делали. Дальше попробовать - руки не дошли.

точнее тут конечно в pps надо считать, это 45mpps.

ну так я и сказал, что с двумя и приличным cpu можно вылезти. дальше -- будут проблемы.

У Я тоже была похожая вакансия, писать на DPDK под фабрики. Надо посмотреть, мож они простые правила на железку офлоадят, а на комодити только сложные случаи разбирают.

Честно - сам с ними ручки не крутил и загрузку проца не смотрел. Знаком с работой на уровне разговоров, за рюмкой кофе. Они вроде собирались писать на хабре, но, по моему, не собрались.  Но писал я ведь о задачах, в которых они крутятся. А поиграться с этим и достоверно узнать, что получится, а что нет - задача любопытная, как мне кажется.

45mpps это 22нс на пакет. сколько там задержка у ddr памяти? 40нс?
т.е. тупо что бы на заголовок пакета смотреть надо уже два канала памяти. а еще надо понять куда его. т.е. посмотреть хэш dstmac, это еще пара обращений. т.е. тупо 4 канальная память будет забита просто на маршрутизацию, без логики. а еще надо программу, счетчики крутить и все такое. наверняка будут еще обращения.
т.е надо закладывать два канала памяти на каждый 10гбит канал.
второй процессор тут мало помогать будет, qpi довольно узкий. т.е. топовый xenon с 6 канальной памятью возможно справится с 3 интерфейсами, с 8 канальной -- с четыремя. возможно! но не факт. больше -- точно не осилит.

Поэтому и существует отдельно класс CAM memory. IDT вроде делал, как сейчас -ХЗ

wire-speed switching/routing на проце общего назначения - утопия

да я как бы игрался и играюсь. в антиddos на основе аналогов dpdk. так что где там затыки будут -- без хождения к ним знаю. ездить для этого в ебеня -- совершенно не интересно. если они не поняли этих ограничений сразу -- о чем вообще с ними можно разговаривать с пользой для себя?

причем не динамическая, а статическая, ага?