F
Size: a a a
2020 December 29
ED
А в каких случаях виноват МК?)
Ну вот я например обнаружил в F4 глюк, не описанный в errata - проблему записи в TIM->SR, если частота таймера отличается от частоты ядра. :)
ED
Вкратце - если ничего не предпринимать, то прерывание по переполнению срабатывает несколько раз. Если в прерывании сбрасывать флаг раз пять подряд - то все ОК.
ED
Типичная проблема синхронизации разных частотных областей.
ED
Подозреваю, здесь не обошлось без влияния механизма работы таймеров на частоте, удвоенной относительно частоты APB.
F
Ну вот я например обнаружил в F4 глюк, не описанный в errata - проблему записи в TIM->SR, если частота таймера отличается от частоты ядра. :)
Но это не ошибка самого МК. Его таким произвели. Это ошибка разработчиков периферийного блока/тестировщиков
LZ
Типичная проблема синхронизации разных частотных областей.
потмоу у ех-Атмела везде между доменами в ATSAMD/ATSAML напизаны синхронизаторы
DT
и неработающий тач?
F
Подставку из мрамора забыли.
AK
Ну вот я например обнаружил в F4 глюк, не описанный в errata - проблему записи в TIM->SR, если частота таймера отличается от частоты ядра. :)
барьеры не помогали? или (void)TIM->SR
SK
Ну вот я например обнаружил в F4 глюк, не описанный в errata - проблему записи в TIM->SR, если частота таймера отличается от частоты ядра. :)
что значит частота таймера отлична от частоты ядра? не кратной ей или как?
PB
Вкратце - если ничего не предпринимать, то прерывание по переполнению срабатывает несколько раз. Если в прерывании сбрасывать флаг раз пять подряд - то все ОК.
Это касается не только таймера. С EXTI была такая же проблема. Решалась через барьер (DSB или что-то подобное) или при чтении-записи в регистр с соответствующим флагом (TIM->SR = TIM ->SR)
К1
Petr Belyaev
Это касается не только таймера. С EXTI была такая же проблема. Решалась через барьер (DSB или что-то подобное) или при чтении-записи в регистр с соответствующим флагом (TIM->SR = TIM ->SR)
Тоже вспомнил сразу про барьеры. У st даже презентация на эту тему есть, вроде.
V
а как это по англицки гуглить? барьеры
ED
барьеры не помогали? или (void)TIM->SR
Честно сказать, не пробовал.
PB
а как это по англицки гуглить? барьеры
Это фича ядра. Есть (псевдо?)инструкции dmb/dsb. Информативнее всего* тут:
https://developer.arm.com/documentation/dai0321/latest
Еще есть форум:
https://community.arm.com/developer/ip-products/processors/f/cortex-m-forum/10389/dmb-dsb-isb-on-cortex-m3-m4-m7-single-core-parts
*Как минимум, применительно к Cortex-M.
https://developer.arm.com/documentation/dai0321/latest
Еще есть форум:
https://community.arm.com/developer/ip-products/processors/f/cortex-m-forum/10389/dmb-dsb-isb-on-cortex-m3-m4-m7-single-core-parts
*Как минимум, применительно к Cortex-M.
V
спасиб
A
CA
тыж админ 🤔