d
как минимум 3, а может и 4
Size: a a a
2021 September 01
d
не уж то он быстрее будет?
d
но возможно что и его надо как-т включать сначала
d
что за остановка регистров?
E
Когда много регистров (от 2) не записываются, а только читаются. Но это критично, в частности, для Core2
В цикле это, естественно
В цикле это, естественно
d
и чем это плохо/хорошо?
E
Плохо, каждый раз при такой остановке идёт задержка в 5 тактов:
Чинится так:
; Example 8.1a. Register read stall on Core2
L: mov eax, [esi+ecx]
mov [edi+ecx], ebx
add ecx, 4
js
L
В данном случае - регистры ESI и EDI делают остановкуЧинится так:
; Example 8.1b. Register read stall removed
L: mov eax, [ecx+esi*1]
mov [ecx+edi*1], ebx
add ecx, 4
js
L
Но опять же, я так и не просмотрел, относится ли это к твоему коду. Просто подозрениеd
у меня только в районе rep цикл, остальное исполняется строго по направлению вперёд
d
я для тебя добавил в гист третий вариант, такой же как и второй, но без имён регистров
E
Да не важно, я давно ещё для себя переименовал всё, и посмотрел нормальный вариант
Выше актуально
Выше актуально
d
что актуально? остановка регистров? и где именно?
E
Актуальна зависимость исполнения от значения регистров
И остановка тоже, потом досмотрю, если не актуальна - скажу
И остановка тоже, потом досмотрю, если не актуальна - скажу
d
ну без этого никак, во многих местах
E
Ну вот и причина в алгоритме
d
ну а по другому не сделать
E
Первый вариант оставляй
d
а то что он сначала в конец пишет не страшно?
E
А что в этом страшного?