Ну если про то что в eax кладётся, то это у каждого ядра по своему...

8881 (3055×1075)

а зачем тебе это?

Чуваки, читаю “What every programmer should now about memory”. Там написано это

So the entries stored in the caches are not single words but, instead, “lines” of several contiguous words. In early caches these lines were 32 bytes long; nowadays the norm is 64 bytes. If the memory bus is 64 bits wide this means 8 transfers per cache line. DDR supports this transport mode efficiently.
When memory content is needed by the processor the entire cache line is loaded into the L1d.

Т.е. я понимаю это так:
Кеш (например L1d) хранит несколько cache entries. Каждый cache entry состоит из cache lines, который в сое очередь могут быть 64 байта

Дальше написано, что если нужно получить данные из памяти, то целая cache line загружается в L1d.

И тут я понял, что ничего не понял. Как понять логические связи между L1d, cache entry и cache line. Что их них целое, что общее? Что включает в себя другое?

есть кэш он состоит из линий

если так ставить вопрос

также приводится пример системной шины шириной в восьмибайтное слово

для прочтения одной линии такой шине понадобится восемь загрузок

но на самом деле они конечно аыполняются не последовательно

там прямым текстом написано entries are 'lines'

В real mode у интеловских процессоров осуществляется мап логических регистров на физические? Или условно ax  будет всегда связан с одним физическим регистром под номером #1?

вы про ренейминг?

он всегда осуществляется емнип

Да

ренейминг часть пайплайна)

Разве не нужно в них ориентироваться для изучения ассемблера?

хотя наверное нет, я не знаю. Я помню читал что есть логические регистры которые юзаются в командах, eax и тд в интел. Но непосредственно они не привязаны к одному физическому регистру, цпу может мапить eax в разные промежутки работы в разные физические регистры

эт верно?